象素级集成的特点是采用每个光电检测器（ Photodetector ）或者几个光电检测器共用一个低速 A/D 转换器，大量低速 A/D 转换器并行工作达到一个高速 A/D 转换器的效果。象素级 A/D 转换器使得图像传感器中心与周边的通讯由模拟信号改变为数字信号，减少了原来模拟信号传输过程中信号的损失。象素级 A/D 转换器和象素传感器集成带来了图像传感器结构上的重复性，从而使图像传感器内部具有很多重复单元，因而具有可扩缩性。虽然象素级 A/D 转换器有着诸多优点，但是象素级 A/D 转换器由于集成在象素单元内， A/D 转换器面积上受到填充率 (fill factor) 的限制，而且 A/D 转换器数目和传感器象素单元个数处在同一数量级上，所以象素级 A/D 转换器对功耗和面积的要求非常的苛刻，故而传统 A/D 转换器结构很难作为象素级 A/D 转换器与图像传感器集成 [11] 。
图 6 就是一个使用了象素级 A/D 转换器的读出电路原理图，它由 N×M 的象素单元阵列，行解码器，高精度放大器和列地址解码 / 输出复选器组成。其中一个 A/D 转换器和多个光电检测器一起构成一个象素单元。

图6 采用象素级的 A/D 转换器的读出电路

目前用于象素级的 A/D 转换器主要有 Fowler[4] 提出的过采样 Sigma-Delta 结构 A/D 转换器和 Yang[10] 提出的 Multi–Cha el–Bit–Serial(MC ) 结构 A/D 转换器 .

2.3.1 精简型过采样 Sigma Delta 结构 A/D 转换器

过采样 Sigma-Delta A/D 转换器的特点是模拟部分比例少，精度要求低，（减小了 Vdd 波动，器件匹配， KT/C 噪声对电路性能的影响 ) ，数字部分比例大，比较适宜用标准 CMOS 工艺实现。一阶过采样 Sigma-Delta 的结构简单、速度低、精度高，恰好满足了图像传感器对象素级 A/D 转换器的要求。一阶过采样 Sigma-Delta 结构 A/D 转换器原理如图 7 所示。

输入信号过采样后经过积分器积分，然后通过量化器反馈回输入端，同时输出量化后的数字信号，数字信号经过梳状滤波器降频到 Nyquist 频率。
　
Fowler 利用 Sigma-Delta A/D 转换器得思想对传统 Sigma-Delta A/D 转换器进行改进，精简了电路，提出的 CMOS 象素级集成的精简型 Sigma-Delta A/D 转换器电路。

它的一个单元采用了四个光电检测器和一个象素级 A/D 转换器，并且通过 17 只管子来实现。工作时，由于感光后光电二极管产生了光电荷，光电荷储存在光电二极管节电容中产生了节点电压，转换器通过被复选器选中一个光电二极管，被选光电二极管的节电压通过受时钟控制比较器被量化。

该设计中比较器工作于亚阈值区以减少功耗和噪声，增加增益，并且减小 D/A 转换器中的漏电流。偏置电流也被设置成能够够完成所需要采样率的足够小值，。这一位的 D/A 转换器是通过一个模拟信号移位寄存器来实现。

于数字部分比较复杂，占用的面积大， Fowler 只把 Sigma-Delta A/D 转换器的模拟部分集成与图像传感器芯片中，而把数字部分放在片外。这种做法缩小了芯片面积，但是过采样会导致输出数据量巨大，由于数字部分设置在片外，这样对于大尺寸或者高速 CMOS 图像传感器芯片，需要很高的 I/O 带宽，所以限制了它的应用范围。

2.3.2 MC  结构 A/D 转换器

传统的位并行 (bit parallel) 和位串行 (bit serial)A/D 转换技术在面积，功耗上的限制无法做为象素级集成的 A/D 转换器使用。 1998 年 Stanford 大学的学者 David Yang 提出了第一种 Nyquist 率的 MC (multi-cha el-bit serial) 结构的象素级 A/D 转换器，它的采样频率只有信号频率的 2 倍，所以不会有信号输出数据量过大的问题。它由象素单元电路和芯片级电路组成，每一个象素单元采用了一个比较器和一个锁存器构成。而所有象素单元共用一个有限状态机电路和一个 M 位的 DAC 电路。

转换原理是通过研究编码表找出各位的规律，以对一个在 0 ～ 1 之间的输入信号进行 3 位的 GRAY 码为例，判断 M  位只需将输入信号与 1/2 进行比较，判断 L  位需要将信号与 1/8,3/8,5/8,7/8 进行比较。这种比较在并行结构 A/D 里是以同时比较的方式实现。我们这里通过多时钟实现对各位的串行比较。

通过有限状态机提供的一个台阶上升的 RAMP 信号与输入模拟信号经过多时钟周期的串行多位比较， 3 位精度的 A/D 转换器，求出最高位需要一个时钟周期，求出次高位需要二个时钟周期，最低位需要四个时钟周期，各位的结果送入由有限状态机提供的 BITX 信号控制的锁存器并串行输出。 MC  结构 A/D 转换器通过多周期的复用技术来来模拟全并行 A/D 转换器中的电阻分压与输入模拟信号的多位的并行比较，从而极大减小了 A/D 转换器面积，并且可以采用稳定的简单电路来实现。

Yang 的 MC  结构的 A/D 转换器使用了 18 个晶体管。

3. 展望

SOC 技术的发展使 CMOS 图像传感器在集成度高上的优越性上越来越体现出来，而集成 A/D 转换器是 CMOS 图像传感器的中核心部件，世界各国科研工作者很早就开始了这一领域的研究工作。美国的 Stanford 大学早在上世纪 90 年代初就开始了该领域的研究并且在象素级 A/D 转换器方面取得了丰硕的成果。我们中国科学院微电子研究所虽然起步比较晚，但通过不懈的努力，已在列级和芯片级 A/D 转换器方面取得了一定的研究成果。目前，该领域主要有以下几个研究方向。

3.1 低电压

集成电路设计已经进入深亚微米时代，最小线宽从 0.25 到 0.18 到现在的 0.13 ，供电电压也降低到 2.5V ， 1.3V ，甚至 1V 以下，这给数字电路的设计带来了很大帮助，低电压意味着低功耗，但这对于模拟电路设计却是很大的挑战。如何保持低电压下，让 A/D 转换器正常的工作，提高模拟信号的动态范围和信噪比，已经成为今后研究的热点问题。

3.2 低功耗

主要用在便携设备上的图像传感器芯片对芯片的功耗的要求尤其苛刻，象素级和列级集成的 A/D 转换器的功耗大小将会大大影响到整个芯片的功耗。所以如何更好的控制 A/D 转换器的功耗，降低整个系统的功耗，从而延长便携视频系统的电池使用时间，是模拟集成电路设计者所需要考虑的主要问题之一。

3.3 提高转换精度和速度

新一代视频技术和 3D 视频技术的提出，对视频的画面质量有了更高的要求，而 A/D 转换器的转换精度 [12] 和速度 [13] 影响视频画面质量的关键因素。视频播放的帧数受制于转换速度，而视频的画质则受转换精度的影响。如何开发出高速高精度的图像传感器用 A/D 转换器，从而满足不断增长的高画质数字视频的要求，也成为当今一个迫切需要解决的问题.